Научная электронная библиотека
Монографии, изданные в издательстве Российской Академии Естествознания

2.3 Схемотехнически-интегрированные узлы защиты

Практическую реализацию комплексных систем защиты на основе обобщенной структурной схемы (рис.2.1) необходимо осуществлять при условии минимизации числа элементов схемы. Данное требование выполнимо при использовании принципа схемотехнической интеграции, когда отдельные функциональные узлы устройства представляют нераз­рывное схемотехническое решение.

При построении МАИЭ с низкой рабочей разницей напряжений между входом и выходом в качестве МТ находят применение мощные p-n-р транзисторы. На рис.2.14.а представлен пример реализации схемотехнического способа построения устройства защиты МТ р-п-р структуры (VT3), интегрирующего токовую защиту и систему защиты по мощности. В качестве датчика тока использован транзистор VT4.

В нормальном режиме работы схемы транзистор VT7 обесточен и цепи защиты не влияют на функционирование схемы. Режим перегрузки может иметь три состояния, соответствующие участкам 1-3 зависимости Iнз=f(Up) (рис.2.14.б). В первом случае (Up<UCT1=2U+UVD3, где 2Uбэ- напряжение на двух прямосмещенных диодах; UVD1- напряжение пробоя i-го стабилитрона) ток Iнз определяется выражением: Iнз=I1K, где K=Iкз/Iк4 - коэффициент передачи датчика тока. Во втором случае (Uст1<Up<Uст2=2U+UVD1+UVD2) –

. (2.43)

В третьем случае (Up>Uст2) –

. (2.44)

Таким образом, предлагаемый схемотехнический способ позволяет более полно использовать ОБР p-n-р МТ при минимальном падении напряжения между входом и выходом.

На рис.2.15 представлена схема, иллюстрирующая способ постро­ения устройств защиты от насыщения МЭ (VT5). Ток нагрузки Iн варьируется путем изменения источника тока Iу . При этом его величина зависит от напряжения Uр и определяется выражениями:

, (2.45)

.

 

 

 

при Is1=Is2, Is2=Is4, Is6=Is7. Из анализа выражений (2.45) следу­ет, что при значении Uр>8jт ток нагрузки равен Iн =h21э5 КIу, при Uр<IyR2/2-4jт - ток Iн ≈ 0. Таким образом, путем изменения напряжения Uр и последующего уменьшения тока МЭ предотвращается режим насыщения МЭ. Минимальная величина Uр устанавливается величиной резистора R2.

Данный способ защиты МЭ от режима насыщения может быть использован в устройствах, работающих как в непрерывном, так и в импульсном режимах.

Способ построения узла тепловой защиты [54,56,68], интегрированной с узлом задания статического режима, проиллюстрирован схемотехническим решением, изображенным на рис.2.16.

Можно показать, что температура срабатывания TQ для этой схемы

, (2.46)

где ΔUэб5.60) = (kT0/q) ln(Is6/Is5) – разница напряжений эмиттер-база транзисторов VT5 и VT6; Uэб80) = (kT0/q) ln(Iвыкл/Is(T0)) - напряжение эмиттер-база транзистора VT8 при температуре Т=Т0; η - константа, определяемая физико-топологическими характеристиками транзисторной структуры (ηп=2, 3 -.. 2,4).

Для получения заданной температуры срабатывания тепловой защиты, значения резисторов R1 и R2 выбираются исходя из соотношения:

. (2.47)

Важным достоинством схемы (рис. 2.16) является то, что температура срабатывания зависит от отношения резисторов R1 и R2 (2.47), которое при реализации схемы в интегральном исполнении может быть получено с погрешностью, не превышающей 5%.

К особенностям построения схем защиты МЭ от перенапряжения относится то, что мощные транзисторы не могут работать при напря­жении, превышающем Uβ, также напряжение срабатывания такой защиты должно

.

быть непосредственно связано параметрами МЭ, отличающимися между собой при производстве от партии к партии. Разработанные ранее схемотехнические решения защиты от перенапряжения [31,53] не полностью удовлетворяют данным требованиям.

Схемотехнический способ, выполняющий вышеперечисленные условия,

представлен схемой на рис.2.17[58]. Датчик напряжения (VT1) работает на спадающем участке зависимости коэффициента усиления тока h21э от тока коллектора. Вследствие этого транзистор не разрушается при превышении напряжения Uβ. Резистор R2 представляет собой пинч-резистор, выполненный в базовой области транзистора. Его сопротивление определяется выражением: R2 =kh21э1, где k - постоянный коэффициент, h21э1 - коэффициент усиления тока транзистора VT1 в схеме с общим эмиттером при Uкэ=0. Таким образом, пинч-резистор R2 можно рассматривать как эквивалентный резистор в цепи эмиттера транзистора VT1, сопротивление которого не зависит от разброса параметра h21 э.

Ток эмиттера транзистора VT1 определяется соотношением:

, (2.48)

где Iобр - обратный ток коллекторного перехода транзистора VT1. Как видно из этого соотношения, ток Iэ1 , а, значит, и порог срабатывания зашиты не зависит от абсолютного значения параметров элементов R2 и VT1.

Таким образом, предлагаемый схемотехнический способ позволяет избежать влияния параметров датчика напряжения на величину порога срабатывания защиты.

На основе разработанных схемотехнических способов построения узлов защиты синтезированы комплексные системы защиты однополярно-го (рис.2.18) и двуполярного (рис.2.19) интегральных стабилизаторов напряжения (ИСН) [55,57,59].

В схеме на рис.2.18 источник опорного напряжения и тока, узлы тепловой защиты, защиты силового транзистора от перегрузок по току, рассеиваемой мощности и переворота фазы объединены в единое схемное решение.

.

 

 

Защита от насыщения осуществляется следующим образом. При уменьшении напряжения Uр ниже порогового первый коллектор транзистора VT12 становится эквивалентным эмиттером по отношению ко второму коллектору, что приводит к резкому возрастанию тока второго коллектора и по цепи R4, VT4, R3, VT8, VT9, VT11 уменьшается ток силового транзистора.

Ток срабатывания узла защиты определяется следующими соотношениями:

(2.49)

где Uст – суммарное пробивное напряжение перехода эмиттер-база транзисторов VT5, VT6.

В схеме (рис.2.19) узел задания статического режима выполнен единым для обеих полярностей выходного напряжения и схемотехнически интегрирован с тепловой защитой и защитой от короткого замыкания выходных выводов микросхемы. Для повышения функциональной надежности и предотвращения низкочастотной теплоэлектрической генерации температура включения ИСН на 15°С ниже, чем температура выключения. Это достигается путем введения в схему положительной обратной связи (VT17, VT12, VT11,VT18, R10, R8).

Защита от короткого замыкания выходов ИСН предотвращает появление на выходных клеммах ИСН напряжения противоположного знака. В режиме нормального функционирования стабилизатора транзисторы VT22-VT25 обесточены. При замыкании выходов ИСН друг на друга переход эмиттер-база одного из транзисторов VT24 или VT25 смещается в прямом направлении и появляется токовый сигнал Iв3. Этот сигнал приводит к появлению выходных токов Iв1, Iв2, обесточивающих регулирующие элементы РЭ1 и РЭ2, при этом уровень выходного напряжения по модулю не превышает 0,6 В.

.

 

 

Таким образом, данные схемотехнические решения обеспечивают надежную защиту однополярных и двуполярных ИСН в условиях наиболее распространенных перегрузок.


Предлагаем вашему вниманию журналы, издающиеся в издательстве «Академия Естествознания»
(Высокий импакт-фактор РИНЦ, тематика журналов охватывает все научные направления)

«Фундаментальные исследования» список ВАК ИФ РИНЦ = 1.074